専門のPCBメーカー
プリント基板 (PCB) 設計において、内層クリアランスとは、基板内の隣接する銅層間の間隔または距離を指します。 このクリアランスは、回路の適切な信号の完全性、電気的性能、信頼性を確保する上で重要な役割を果たします。 この記事では、PCB 設計における内層クリアランスの重要性を探り、それが回路全体の機能に及ぼす影響について説明します。
PCB 内層のクリアランスは、スペースまたはギャップとも呼ばれ、PCB の内層上の導電性トレースまたはフィーチャ間の距離です。 これは、PCB の信頼性と効率的な動作を保証する上で重要な役割を果たします。 PCB 内層のクリアランスが重要である理由をいくつか示します。
内層のクリアランスにより、PCB 上の隣接するトレース、パッド、銅フィーチャ間の適切な電気的絶縁が確保されます。 誤動作や回路の損傷につながる可能性のある電気的短絡や意図しない接続を防ぐのに役立ちます。
信号の完全性を維持するには、内層の信号トレース間に適切なクリアランスを維持することが重要です。 十分な間隔を設けることで、隣接する配線間のクロストークと電磁干渉 (EMI) を最小限に抑え、信号劣化の可能性を減らし、正確なデータ伝送を保証します。
内層のクリアランスは、高電圧用途では特に重要です。 PCB の内層クリアランスを決定するには、メーカーはまず回路基板の高電圧と動作電圧を知る必要があります。 回路基板の動作電圧とそれに対応する高電圧は大きく異なる可能性があるため、最適な内層クリアランスは電圧や回路基板によって異なる場合があります。 IPC-2221 規格は、PCB 内層のクリアランスに関する規則を定義しています。 この規格は、電気的クリアランス、基板形状、取り付け穴など、PCB 設計の最も重要な詳細をカバーしています。 これらのパラメータは、コンポーネントの機械的サポートと配置を決定します。
内層のクリアランスも PCB の熱性能に影響を与える可能性があります。 銅フィーチャ間の十分な間隔により、効率的な熱放散が可能になり、熱の蓄積やコンポーネントや周囲の回路への潜在的な損傷を防ぎます。
適切な内層クリアランスを維持することで、PCB 設計者は配線の配線や基板上のコンポーネントの配置をより柔軟に行うことができます。 十分な間隔により、設計の変更、コンポーネントのアップグレード、将来の拡張に対応できる余地が生まれ、PCB 設計の全体的な柔軟性が向上します。
個人的な経験を通して沿面距離と空間距離の重要性について学ぶことに興味がない場合は、役立つ基準がいくつかあります。 IEC 60601 および IPC 2221 規格は、さまざまな電圧レベルや状況に基づいて導体間の適切な間隔を決定するのに特に役立ちます。 これらの規格は、電子設計の安全性と信頼性を確保するための具体的なガイドラインを提供します。
PCB の沿面距離とクリアランスの規格についてはいくつかの文書が取り上げられており、主なものは IPC-2221 です。 この規格は、高電圧回路に必要な間隔など、さまざまな設計ルールの一般的なガイドラインを提供します。 間隔の制限は、電圧の種類 (DC または AC)、PCB 内の層、外層がコーティングされているかどうか、および基板に使用されている材料などの要因に基づいて決定されます。 IPC-2221 に加えて、次の規格にも追加情報があります。
IPC-9592: この規格は、2221 ボルトを超える高電圧で動作する電力変換デバイスの間隔要件を定義するという点で、IPC-100 よりも具体的です。
UL-61010-1: これらの規格は、電気試験および実験用機器、さらにはその他の産業用機器の設計における安全性の要件を指定します。
UL-60950-1: この規格は、幅広い機器にわたる高電圧および低電圧アプリケーション向けです。
高電圧/大電流回路および高速回路を設計するには、安全要件を順守し、信号の整合性を確保する必要があります。 どちらの領域でも重要な XNUMX つの重要な設計側面は、PCB トレース クリアランスとパッド クリアランスの値です。 これらの設計の選択は、安全性、ノイズ抑制、製造の容易さの間のバランスを達成する上で重要な役割を果たします。 適切なクリアランス値を慎重に検討して実装することで、設計者は、必要な安全基準を維持し、信号干渉を最小限に抑えながら、回路の信頼性と効率的な動作を保証できます。
IPC 2221 電圧および間隔規格に基づくと、PCB の最小クリアランス規則 (実際には、任意の 0.1 つの導体間のクリアランス) は、汎用デバイスの場合は 4 mm、つまり 0.13 ミルです。 電力変換デバイスの場合、この最小 PCB トレースと間隔は 5.1 mm (XNUMX ミル) です。 これらの基板は「高電圧」とはほとんど考えられず、これらの基板の導体間隔は HDI 領域に近づき始めています。
これらの電圧では、デジタル信号、低周波アナログ信号、または中程度の電流の単純な DC を扱う可能性があります。 デジタル信号の場合、一般的なルールは「3W」ルールに従うことです。つまり、トレース間の間隔はトレース幅の 50 倍になります。 一般的な 20 オームで制御されたインピーダンスのマイクロストリップの場合、トレース幅は約 60 ミルになるため、推奨される PCB トレース間隔は 2221 ミルになります。 これらのトレースでは IPC 3.3 要件を十分に満たしており、効率的なルーティングと DFM に主に焦点を当てる必要があります。 BGA のファインピッチパッド間で配線する必要がある HDI 環境でも、通常は 1 V または ~XNUMX V で動作するため、これらの電圧要件を心配する必要はありません。
高い DC 電圧では、PCB トレースのクリアランス値を選択する際の主な関心事は、露出した導体間の ESD と樹枝状突起の成長を防ぐことです。 高い AC 電圧、または大電流を出力するスイッチング レギュレータを使用すると、ESD や樹枝状結晶の成長だけでなく、クロストークも心配する必要があります。 クロストーク抑制ガイドラインでは、非常に高い電圧に達するまで、導体間に必要な電圧間隔が依然として過剰に規定されています。
IPC 2221 とクロストーク抑制の間のバランスをどのように見つける必要があるかを確認するには、次の仮定の状況を考慮してください。 高電圧 AC ラインの近く、または高電流 DC レギュレーターに出入りするトレースの近くに、制御されたインピーダンスのマイクロストリップ (幅 20 ミル) があるとします。 「3W」ルールに従う場合、並列マイクロストリップと近くの高電圧線の間の間隔は 1.5 mm、つまり約 60 ミルである必要があります。 これは、高電圧レベルが電力変換デバイスの場合は 2221 V、その他の高電圧製品の場合は 180 V に達するまで、IPC 340 に準拠するには十分以上です。
高電圧では、デジタル エッジ レートではなく、高電圧 AC ラインの周波数が問題になります。 トレースが互いに接近している場合、発振信号によって近くのトレースにクロストーク信号が誘発される可能性があります。 これは、高電圧 DC レギュレータとそのダウンストリーム信号ラインに関する既知のノイズ問題です。 高出力電流では、このようなクロストークにより、高速デジタル コンポーネントで意図しないスイッチングが引き起こされる可能性があります。 高電圧 AC ラインと近くの DC またはデジタル ラインとの間の間隔を大きくすることを選択するのが最善です。
要約すると、PCB 内層のクリアランスは、電気的絶縁、信号の完全性、電圧の安全性、製造性、放熱、設計の柔軟性を維持するために不可欠です。 これらの要素を考慮し、適切なクリアランス ガイドラインに従うことで、PCB 設計者は、幅広いアプリケーションに適した信頼性の高い高性能回路基板を作成できます。
